
【2009年 题44】某计算机字长为16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效、为0时表示无效。例如，控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD (R1)，R0”的功能为(R0) + ((R1)) → (R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。

下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。


时钟	功　能	有效控制信号
C1	MAR ← (PC)	PCout，MARin
C2	MDR ← M(MAR) PC ← (PC) + 1	MemR，MDRinE，PC+1
C3	IR ← (MDR)	MDRout，IRin
C4	指令译码	无



解析

【2009年 题44】

解析



与内总线连接的所有寄存器、ALU都能收到总线数据，图中只展示控制端为有效信号的寄存器被打入总线数据的情况

时钟	功　能	有效控制信号
C1	MAR ← (PC)	PCout，MARin
C2	MDR ← M(MAR) PC ← (PC) + 1	MemR，MDRinE，PC+1
C3	IR ← (MDR)	MDRout，IRin
C4	指令译码	无

所取指令：ADD (R1)，R0

指令功能：(R0) + ((R1)) → (R1)

时钟	功　能	有效控制信号
C5	MAR ← (R1)	R1out，MARin
C6	MDR ← M(MAR) A ← (R0)	MemR，MDRinE R0out，Ain
C7	AC ← (MDR) + (A)	MDRout，ADD，ACin
C8	MDR ← (AC)	ACout，MDRin
C9	M(MAR) ← (MDR)	MDRoutE，MemW

本题答案不唯一，只要不造成单总线访问冲突即可。